PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-207362

(43)Date of publication of application: 20.12.1982

(51)Int.CI.

H01L 27/14

H04N 5/30

(21)Application number: 56-093277

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

16.06.1981

(72)Inventor: SHIBATA HIROSHI


NAKADA HIDEFUMI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To improve the degree of integration of a functional element per a unit area largely by disposing a pair of substrates, to each one surface thereof functional elements are formed, while opposing the element sides and electrically connecting the elements mutually through an electrode.

CONSTITUTION: An Si substrate 1 is coated with the insulating film 2 of SiO2, etc., a hole is bored, an Al electrode pattern 3 contacting with the substrate 1 is shaped while being hung to the end section of the film 2, the end section is coated with an insulating film 4, and the thin-films 5, 6 of Cr and Cu are laminated and coated onto the whole surface containing the film 4. A photoresist film 7 is formed cylindrically while being positioned onto the film 4, the inside is buried with the metallic film 8 of Cu, Au or the like, and the conical film with a pointed end is shaped through etching while being covered with the mask of a resist film 9. Likewise, a metallic film 18 composed of Cu or Au is similarly formed to another element in semispherical shape, cylindrical films 7 molded to each element are removed, the film 8 is bitten to the film 18, these are unified through melting, and the element electrically connected in three dimensions is obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] .
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報(A)

昭57—207362

f) Int. Cl.³
 H 01 L 27/14
 H 04 N 5/30

識別記号

庁内整理番号 6819-5F 6940-5C 砂公開 昭和57年(1982)12月20日

発明の数 1 審査請求 未請求

(全 7 頁)

69半導体装置

@特

頗 昭56-93277

②出 願昭

昭56(1981)6月16日

@発 明 者 柴田浩

伊丹市瑞原4丁目1番地三菱電 機株式会社エル・エス・アイ研

究所内

⑫発 明 者 中田秀文

伊丹市瑞原4丁目1番地三菱電 機株式会社エル・エス・アイ研 究所内

)U//[[]

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 葛野信一 外1名

月 細 害

発明の名称
 半導体装置

2. 特許請求の範囲

互いに対向して設けられた第1かよび第2の基板、上記第1の基板に形成された第1の機能案子、上記第2の基板に形成された第2の機能案子、上記第1の基板に形成され第1の機能業子に電気接続されると共に先端が第1の電極に食い込んで香港した突起状の第2の電価を備えた半導体装置。

3. 発明の左綱な説明

本発明は三次元的に機能業子を積み重ねて形成 した半導体装置に関するものである。

本発明は可視光操像素子、赤外線操像素子、ダイナミックメモリ素子、論理回路素子などほとんどの半導体装置に関係するが、本発明を説明するに成る間明な赤外線操像素子(以及 Imfra—Red CCD、略して IRCCD と呼ぶ)を実施例としてとりあげ

従来の IRCCD と比較して、その特徴を述べるもの とする。 IRCCD の場合、赤外線センサとして良好 な半導体材料である。たとえば、 ImBb(ィンジゥ ム・アンチモン)や HgCdTe(水銀、カドミウム、 テルル)などを受光部に格子状に配列し、この受 光部で発生する電子をCCD案子に転送して面像 を得る方法がある。上記材料は赤外根センサとし て良好な化合物半導体であるが多元結晶であるた め欠陥の少ない大口径結晶が得られないととによ り、上配化合物半導体を基板としてこれにCCD を形成した場合、シリコンによるCCDに比べて 、転送効率が低めて小さい欠点がある。そのため CCD部分をシリコン基板上に形成する方法がと られている。しかしこの場合、格子状に配列する センサ部分と、電荷を転送するCCD部とを各々 セルごとに接続した場合、普通双方を Im(ィンジ クム)などの軟かい金銭によつて接続するが、接 鉄部の対向電極の後が小さく数多くの接続点を有 するので、5%相度の不良接続点が発生する。即 ち受先郎が正常に働かず、面面で部分的に暗点の

(1)

特開昭57-207362(2).

ある画像となる。また仮に化合物半導体の結晶性が改善されて C C D として良好な結晶になりこの化合物半導体からなる基板の一主面上にセンサシょび C C D 来子を形成することが出来たとしても一般に単一のセルは受光部と C C D 配とにより作られるので、 らセルの受光部と 受部と の間に間額ができ、いわゆる関ロ率(セル中に占める受光部の間積)が 40~50% 程度に低下する。

棺度のよい画像を得るには、開口率が 100 %近く になることが過ましいので、上配のような単一基 夜を用いる装置は実用的でない。

これは IRCCD のうちセンサとして、シリコン基板に Pt81 のショトキー接合による受光郎と CCD としてシリコン基板を用いる場合にも当てはまり一層基板により難口率を 100 %近くにすることは不可能であつた。

本発明は高い巣模度と高い個類性を有する半導体装置を提供するものである。

以下、図に示す実施例について説明する。

第1凶乃至第8凶(a) はこの発明による半導体装

(3

して金属膜(B)をエッチングすると、露出した裂面からエッチングされるため、金属膜(B)からかる円柱は第4回に示すように尖鋭な円錐状の形状となる。最後に第5回に示すようにレジスト(7)(9)を除去し、更に最初に蒸着した銅膜(6)、クロム膜(5)の金属膜(B)で優われない部分を除去して、突起状電値の形成をかえる。

置の電極の製造工程を示しており、先才第1凶に ホナように、シリコン基板(1)の一主面に B1U z 又 は 81 aN a かどからなる絶縁膜(2)を形成し、この絶 橡膜に開孔部を形成し、この開孔部にアルミニク ム膜(3) よりたる電極パターンを形成し、この電極 パターンを除いて 810z 又は Biaki などからなる 絶縁膜(4)をコーテングした後通常のバンブ形成プ ロセスと同じく、クローム、銅からなる薄膜(5)(6) を第2凶にボナように装置によりシリコンウェハ 上に形成する。 久に第3図に示すよりにドライフ イルムと呼ばれる感光性フィルム又はホトレジス トからなる膜(7)を厚く全面に破潰して後、写真製 板技術により傾(7)を開孔し、メッキ法によつて、 たとえば銅、金などからなる金銭膜(8)を厚く形成 する。との豚、レジストなどの膜(7)で被奪されて いる所はメッキされない。レジスト(7)の腹厚と何 程度まで、メンキを施したあと、全面にクナくレ ジストを強布し、メッキした金属円柱の中央部の みをレジストがおおうように写真製板でレジスト (9)をバターン形成する。次にエッチング液に浸漬 (4)

半田リフローしてパンプ形状を整形し第7図に示 ナよりな形状のパンプ電電を得る。次に再基板(I) (11)を所定のチップ寸法にダイシングしてのち、 第 8 図 (a) に示すように各々相対する電極何士を一 万が他万に食い込んだ状態で裕滑する。第 8 凶(a) から明らかなように従来電極同士の密滑は第8凶 (b) に示すような断面構造であつたが、第8図(a)で 示すように、突起状の電値にするととによつて強 固で、完全を接続が得られる。その理由として、 電磁同士の位置合せが、片万の電極が突起状であ り、予備の位置合せの段階で、圧滑することによ り確実に相手のパンプ電極をとらえること。次に 加熱して電極の表面が溶着する。 奈、突起状の電板 は餌または金で形成される型皮いはそれらの金属 をノッキして形成されることによつて、半田との 練りを良くする。また相手電値を突起状の電値と することにより、ハンブ径の敵細化がはかれると とも特徴の一つである。

即ち、従来の金あるいは半田パンプの場合その径は、 100~150㎞、最小でも 50㎞ 程度までである。

(5)

それはパンプ径が小さくたると完全に良好な接続 が得られないためである。更にスペース間隔はや はり最小 50 xm 程度であり、それ以下の寸法距離 では、パンプが溶着した際、横方向にパンプが広 がり、毎回士が接触してしまりためである。それ に比べて、本発明の場合、突起状電極の径は、最 小寸法として制限がない。又パンプの色が小さく ても、パンプは突起状電艦と容易に位置合せされ 、また俗着する際、半田パンプは横万向に広がる ことなく、円錐状の突起状電框の周囲に扱つて器 啟するので、隣同士のパンプが接触するととはな い。それ故、電極の径を小さくすることが出来る と同時に、そのスペース間隔も復端に決められる ので、単位面積当り 5×10 個/d の バンブ 数が容易 に得られる。更に突起状電極の高さは、金属柱の 高さによつて失まるので、二つの基板を重ねてい ンプを溶着する際、基板間の間隙は金属突起物の

(7)

高さで一定に保たれるので、温度サイクルによる

せん断応力が一電値に集中することが避けられて

(2) ダイナミック R A M

四類 個毎度の高い素子となる。

一例として、1トランジスタ1キヤバシタよりなるメモリザルに於て、キヤバシタの容量を十分大きくとるためと単位面積当りのセル密度を上げるために、キャバシタを第1のシリコン基板に形形成し、トランジスタを第2のシリコン基板に形成して、キャバシタとトランジスタとを高精度に接続することによつて集積度を高めることが出来る。

1トランジスタ、1キャパシタよりなるダイナミンクRAMのメモリセルの電気的等価回路を別10図(a) に示す。本発明を用いて、キャパシタを別個の基板上に形成した場合の断面図を第10図(b) に示す。この像、キャパシタを断して容量を大きくするため、移電率の大きな移電度を介してキャパシタを作ることも可能である。それによつて、小面積で大容量のキャパシタが作成可能で、単位面積当りのセル数の著るしい増大が期待される。

第10凶に於て、 (38) は電荷トランスファ用 MOS

次に本発明による集積度の高い半導体委従の応 用実施例について述べる。

(1) IRCCD

第9図に示すよりに赤外線受光部AとCCD部Bとを積層し電医同士を接続して開口率の大きな装置を得たものである。同図に於て(20)は検知される赤外光、(21)はCCD部専用のP形シリコン基板、(22)はB102 膜、(23)は n+層、(24)はゲート酸化膜、(25)は第1ゲート電極、(26)は B102 膜、(27)は第2ゲート電極、(28)は B102 膜、(29)はアルミニタム膜、(30)はクロームまたは網からなる金属膜、(31)は 網からなる金属円錐、(32)は受光部専用のP形 HgCdTo基板、(33)は 絶縁膜、(34)は n 形層、(35)は 絶縁膜、(36)は クロームまたは網からなる金属膜、(37)は PD-Bm、In または Apからなる金属バンブを示す。

との装置は基板 (32) の一表面の全体を受光部と することができるので開口率を 100 %近くにする ことができ高精度な面像個号を転送することがで きる。

(8)

トランジスタ、(39) はメモリキャハシタ、(41) はトランジスタ専用のP形シリコン基板、(42) は810 m 膜、(43) はゲート酸化膜、(44) はゲート電極、(45) はソースまたはドレイン用 N+領域、(46) は絶際膜、(47) はアルミニクム膜、(48) はクローハ膜、(49) は銅からなる金属円錐、(50) は上紀シリコン基板とは別のキャバシタ専用のシリコン基板、(51) は絶縁膜、(52) はキャバシタ用酵電体膜、(53) はキャバシタ電循用不納物含有ポリシリコン膜、(54) は絶縁膜、(55) はアルミニクム膜、(56) はクロームまたは蝌からなる金属膜、(57) は半田または金からなるバンブを示す。

との装置により集積度の高いダイナミック RAM を得ることができる。

その他、論理回路についても同様に論理回路用の機能素子を複数の基板に分割して形成し、各基板を電低を介して接続することによつて、大容量の論理回路の形成と、配線長の短縮化によって、配度素子が得られる。更に C-MO8 の場合 一基板上にロチャンネル MO8 Trを、他の基基板にPチャ

特開昭57-207362 (4).

ンネル MOB Trを各々形成し、電価を介して接続する万法も可能である。

以上のように、本発明は各々一主面に機能業子を形成した一対の基板を互いに対向して設け、両機能業子を電値を介して互いに電気接続するようにしたので、単位面積当りの機能業子の無限度を大巾に高めることができる。

また一方の基板に形成された電低を突起状とし、これを他方の基板に形成された電極に食い込ませるようにしたので確実に電極間接続を行うことができば現度の高い半導体装置を得ることができる。

4. 図面の簡単な説明


第1 図乃至第7 図は本発明の一実施例による半導体装置の電極の製造工程を示す断面図、第8 図 (a) は本発明の一実施例による半導体装置の電価裕 潜状態を示す断面図、第8 図 (b) は従来の半導体装置の電価格滑状態を示す断面図、第9 図は本発明による IRCCDを示す断面図、第10図 (a) かよび (b) は本発明による メイナミック RAM のメモリセルを示(11)


(51) 絶縁膜、(52) 鋳電体膜、(53) ポリシリコン膜、 (54) 絶縁膜、(55) アルミニクム膜、(56) クロム・ 銀暦、(57) 半田又は金パンプ。


代母人 事 野 信 一


ナ電気回路図と断面図である。

(1)シリコン基板、(2)絶縁膜、(3)アルミニクム膜 、(4) 絶縁膜、(5) クローム膜、(6) 斜膜、(7) 厚いレジ スト膜又はドライフイルム膜、(8)メツキによる埋 い金眞膜、(9) レジスト膜、(11) シリコン基板、(12) 絶縁膜、(13) アルミニウム膜、(14) 絶縁膜、 (15)クローム膜、(16)銅膜、(17)レジスト膜、(18)金橘製、(20)は赤外光、(21)シリコン基板(P-81)、(22) は 810 2 度、(23) n+層、(24) ゲート 敏化膜、(25)第1ゲート電極、(26)8102膜、(27) 第2ゲート電磁、(28) 8102 膜、(29)アルミ ニクム膜、(30)クローム銅膜、(31)副円錐、(32) HgCdTe基板(P形)、(33)絶縁膜、(34) n 形層、 (35) 絶縁膜、(36) クロム、銅膜、(37) Pb-Bn 又は Inインブ、あるいは AUパンプ、(38) トランスファ 用MOBトランジスタ、 (39)キャパシタ、 (41)シ リコン基板(P 形)、(42) 飲化膜、(43) ゲート酸 化膜、(44)ゲート電振、(45)ソース・ドレイン (n+) 領域、(46) 絶線膜、(47) アルミニウム膜、(48) フローム膜、(49) 銅円錐、(50) シリコン基板、 (12)












科開昭57-207362(6)


第8図







第3図









-281-